|
|
|
《高速数字设计》学习笔记 |
|
|
作者：未知 来源：未知 加入时间：2007-11-12 人气：207 |
1.1 转折频率（knee frequency）
Fknee=0.5/Tr （Tr 脉冲上升时间）
数字脉冲的大部分能量集中在该频率以下。Fknee只是便于工程分析，不能取代傅立叶分析。任何在其Fknee频率以内具有一个平坦频率响应的电路，可以允许一个数字信号几乎无失真地通过。
1.2 时间与距离
传播延迟D与介电常数的平方根成正比。FR-4的介电常数在低频时为4.7，高频时为4.5。
印刷板外层走线的传播速度比内层快。（外层与空气接触，平均下来介电常数小）
氧化铝用来制作非常密集的电路板。微波工程师更看中氧化铝电路低传播速度（大的延迟）的特点，因为这样可以缩小谐振结构的尺寸。（？）
1.3 集总系统（lumped system）和分布系统（distributed system）
一个电气特性的有效长度定义为：L=Tr/D （Tr 脉冲上升时间，D 电信号在介质中的传输延迟ps/inch）
由于传输延迟以及脉冲上升时间这两个物理量的客观存在，系统对输入脉冲的响应是延走线分布的。信号在上升时间Tr中的变化可以在长度为 L 的走线中完全体现出来。
其实所有的系统都是分布系统，只是当走线很短时，可以看作集总系统（走线上所有点同时响应一个电位）。书中定量为小于 L 的1/6。
16:54:27 UTC+0800 Wed May 9 2007
1.4 关于3dB带宽和RMS
联系上升时间和频率响应的近似关系式：
F3dB=K/Tr （对于高斯脉冲K=0.338，对于单极型指数衰减脉冲K=0.35）
FRMS="K/Tr" （对于高斯脉冲K=0.361，对于单极型指数衰减脉冲K=0.549）
RMS带宽即等效噪声带宽，H(f)的RMS带宽是一个矩形频率响应在通过与H(f)相同数量的白噪声能量时的截止频率。
1.5 4种类型的电抗
4个电路概念：电容、电感、互容（mutual capacitance）、互感（mutual inductance）。研究电容电感的方法有很多种，微波工程师使用麦克斯韦方程组，控制系统设计者使用拉普拉斯变换，SPICE仿真设计者试用线性微分方程，数字电路工程师使用阶跃响应。
由阶跃响应可以推导出元件阻抗与频率的关系曲线。（1.1中上升时间与转折频率的关系）
1.6 普通电容
两个具有不同电位的导体间都回产生电容。电容是对电压的阻力。
电容的安装引脚在非常高的频率时，其电感足以使整个元件呈现为电感特征。该电容的阶跃响应在零时刻会出线一个小的脉冲，接着下降至零，随后才是一个正常的容性上升斜线。
1.源端及负载阻抗的影响
信号传输时，首先要看转折频率上的损耗是否可以接受(线缆有否传输该信号的能力)；其次要看源端、负载的影响（是否正确端接）。
末端端接：ZL=Z0，消除第一次反射（最好的方法，但是要在很宽的频率范围内与特性阻抗匹配很困难）
源端端接：ZS=Z0，消除第二次反射。但会导致接收函数变为1/2。通常补偿方法是远端不端接，这样末端电压加倍，补偿了输入端电压减半。缺点是有很大的信号反射回源端。
短线：当传输线很短时，可以看作集总电路元件。此时必须满足
长度<(1/6)[Tr/(LC)^0.5]
只有当往返的延迟超过了信号的上升时间时，才会发生过冲和振铃。
2.未端接线路：
对于未端接电路 ZL>>Z0，ZS可能大于也可能小于Z0
ZS<Z0时 阶跃响应起始于一个接近100%的过冲。过冲可能导致参考地和外部地间的ground bounce（地弹）
ZS>Z0时 阶跃响应始于一个很小的值，上升过程类似RC滤波电路的响应。时间常数接近 源端阻抗×线路总电容
3.线路中的容性负载：
导致一部分信号在电容处发生反射，其余部分继续向终端传输。
容性负载使通过它的信号上升时间劣化。（可否理解为信号需要对该电容充电，导致上升时间劣化？）
等间隔容性负载（在地址线及数据线上挂接多个芯片时）导致：a.线路有效阻抗减少 b.线路传播延迟增加。导致定时裕量降低，且端接和驱动阻抗都不得不非常低。
PCB蛇形走线可以作为有效的延迟线，延迟线通常会使输入信号的上升沿展宽。缩小蛇形走线间隔会增大耦合，导致上升沿进一步展宽。
|
|
相关文章：
相关软件：
|
|
|
